MathWorks introduceert HDL Coder, waarmee automatisch HDL-code wordt gegenereerd uit Matlab. Ingenieurs kunnen daarmee fpga ( field-programmable gate array)- en asic (application-specific integrated circuit)-ontwerpen implementeren vanuit de Matlab-taal die vrij algemeen wordt gebruikt. Daarnaast introduceert MathWorks HDL Verifier, dat ‘fpga hardware-in-the-loop’ functies biedt voor het testen van fpga- en asic-ontwerpen.
Met deze twee producten voorziet MathWorks in het genereren en verifiëren van HDL-code in zowel Matlab als Simulink. Met HDL Coder wordt overdraagbare, samenstelbare vhdl- en Verilog-code gegenereerd uit Matlab-functies en Simulink-modellen die geschikt is voor fpga-programmering of asic-prototypen en -ontwerpen. Daardoor kunnen ontwerpteams onmiddellijk vaststellen wat het beste algoritme voor hardware-implementatie is. Traceerbaarheid tussen Simulink-modellen en gegenereerde HDL-code ondersteunt ook het ontwikkelen van toepassingen met een hoge integriteit die voldoen aan DO-254 en andere normen.
HDL Verifier ondersteunt nu fpga hardware-in-the-loop verificatie voor Altera en Xilinx fgpa-kaarten. HDL Verifier biedt interfaces voor co-simulatie die MATLAB en Simulink koppelen aan Cadence Incisive-, Mentor Graphics ModelSim- en Questa HDL-simulatoren. Met deze voorzieningen kunnen ingenieurs snel verifiëren of hun HDL-implementatie beantwoordt aan hun Matlab-algoritmen en Simulink-systeemspecificaties.
