Transmeta kondigt nieuwe, kleinere uitvoeringen aan van zijn energiezuinige Crusoe-processoren. Deze zijn gebaseerd op het huidige ontwerp en niet de geavanceerde Efficeon-kern.
De chipontwerper lanceert nu de TM5700- en TM5900-modellen. Deze chips gebruiken dus de 128-bit VLIW-kern (very long instruction word) die middels code-emulatie compatibel is met de x86-instructieset zoals Intel en AMD die gebruiken. De twee nieuwe Crusoe-chips zijn 50 procent kleiner dan het voorgaan 5800-model.
De nieuwe processoren draaien op een kloksnelheid van maximaal 1 GHz en hebben 256 of 512 kilobyte cache-geheugen. De ontwerper produceert nu de eerste proefexemplaren en verwacht dat de productie deze maand nog op gang komt. Vervolgens zouden mini-ITX-moederborden voor deze chips in het eerste kwartaal van dit jaar op de markt moeten verschijnen.
Transmeta onthulde in oktober op het Microprocessor Forum al de specificaties voor zijn gloednieuwe Efficeon-processor. Dat chipontwerp omvat een 256-bit VLIW-kern en een verbeterde x86-emulatie (code-morphing) die ook moderne software en instructieset-uitbreidingen, zoals SSE2, omvat.
Daarnaast krijgt de geplande eerste Efficeon-chip ook een AGP 4x-interface, ondersteuning voor DDR400-geheugen en een aansluiting voor Hypertransport. Deze chip wordt op 130 nanometer geproduceerd en moet in de eerste helft van dit jaar op de markt komen. Een verbeterde uitvoering, op een productieproces van 90 nanometer, verschijnt in de tweede helft.
