AMD demonstreert dubbele kern

AMD heeft vorige week in zijn hoofdkwartier te Texas een demonstratie gegeven van zijn Opteron-processoren met dubbele kern. Die komen pas midden volgend jaar uit. De producent voorziet elke processorkern van eigen cachegeheugen, wat concurrent Intel ook doet voor zijn dubbelkern-processoren.

AMD komt midden volgend jaar met dubbelkern Opteron-processoren die dan direct in een Socket 940-moederbord zijn te gebruiken.

AMD gebruikte vorige week een vierweg HP Proliant-server voor de demonstratie van het prototype Opteron. Die chip is pin-compatibel met de Socket 940 processoraansluiting en qua voltage compatibel met Opterons die zijn gebaseerd op AMD’s 90 nanometer productieproces met silicium-op-isolatiemateriaal (soi). Enkelkern Opterons op 90 nanometer verschijnen later dit jaar. De dubbelkern-Opterons zijn gewoon als vervanging in servers te plaatsen. AMD benadrukt dat migratie dus eenvoudig is.
Elk van de twee chipkernen in de toekomstige Opteron heeft 1 MB aan eigen cache-geheugen. Het systeemgeheugen en de hypertransportverbinding naar de rest van de systeemcomponenten zijn wel gedeeld. Dubbelkern-processoren voor servers met één tot acht fysieke processoren komen midden volgend jaar op de markt. Dubbelkern-processoren voor desktop-machines (Athlon 64) komen daarna – in de tweede helft van 2005. AMD hanteerde die volgorde ook al bij de introductie van zijn semi-64-bit platform (AMD 64).

Desktop, dan server

Concurrent Intel komt juist eerst met een dubbele kern voor de desktop, kort daarna gevolgd door serverchips. Dat tijdsschema komt voort uit de validatie- en certificeringstests die Intel en diens partners uitvoeren voor serverproducten. AMD doet dit ook, maar heeft een voorsprong. Het heeft namelijk dankzij Hypertransport al een schakeling voor multikern-processoren in de semi-64-bit K8-processoren (Opteron en Athlon 64). Intel schrapte in mei dit jaar een geplande chipgeneratie om eerder met dubbelkern-processoren te komen dan eerst was gepland.
Deze week vindt in San Jose (Californië) het Intel Developer Forum plaats. Naar verwachting zet Intel daar meer details uiteen van zijn dubbelkern-processoren: Pentium, Xeon en Itanium. Die chipmaker liet eind juli al weten zijn 64-bit Itanium-processor te voorzien van een dubbele kern met de introductie van de Montecito-generatie. Die toekomstige chip moet in 2005 verschijnen en heeft dan in totaal 24 MB aan level 3 cache, wat is verdeeld over de twee kernen.

Verwerkingsvoordeel

Het voordeel van twee, of meer, chipkernen is een efficiëntere verwerking van de instructies. Dit kan bovendien tegen een lager energieverbruik vergeleken met dubbele fysieke processoren. Unix-serverproducent IBM levert met zijn Power4- en Power5-processoren al respectievelijk dubbel- en multikern-processoren. De Power-processoren delen echter hun cache. Een gedeeld cache kan de doorvoersnelheid ten goede komen, maar vormt een gecompliceerder chipontwerp.
Concurrent Sun Microsystems heeft met zijn Ultrasparc IV een dubbelkern-processor met gescheiden cache en werkt aan geavanceerdere multikern-processoren. Hewlett-Packard combineerde eerder dit jaar twee Itanium-chips op één insteekmodule met gedeelde cache. Die Intel-partner gaat voor zijn servers op termijn over op het Itanium-platform, maar omarmt toch ook AMD’s semi-64-bit Opterons. Daarnaast voert HP tevens Intels weerwoord, de 32-bit Xeon met 64-bit extensies (codenaam Nocona).< BR>