De onderzoeker combineert mechanische chipproductie met lasertechnologie om silicium-patronen te etsen via een quartz-tussenlaag. Deze etsen hebben een maat van 10 nanometer, terwijl de huidige standaard 130 nanometer (0,13 micron) is. Halfgeleiderproducenten werken nu aan de volgende stap: 90 nanometer.
Chou en zijn team stellen dat dankzij hun methode aanzienlijk meer transistoren op een chip zijn te etsen dan tot op heden mogelijk wordt geacht. De mogelijke transistordichtheid zou een factor honderd hoger liggen.
De Wet van Moore, geformuleerd door Intel mede-oprichter Gordon Moore, stelt dat het aantal transistoren op een silicium-chip elke achttien maanden verdubbelt. Tot op heden zijn er doorbraken geboekt die deze stelling telkens iets oprekten. De Princeton-methode zou in één klap een grote voorsprong opleveren.
Analisten zijn echter nog behoedzaam. "Het idee is zeker interessant, al was het maar vanwege de mogelijkheid om met een maat van 10 nanometer te werken", stelt halfgeleiderexpert Russ Craig van onderzoeksbureau Aberdeen Group. "Maar als Chou's oplossing echt op de korte termijn nuttig is, zou hij nu bestookt worden door Intel, Texas Instruments en al die andere bedrijven."
Om te kunnen beoordelen moet u ingelogd zijn: