Delft werkt aan verbetering chipgeleiders

Het Delftse instituut van het Microelectronics' Laboratory of Electronic Components, Technology and Materials boekt vorderingen met zijn onderzoek naar prestatieverbetering voor geleiders op chips.

Dit betreft RF/Cmos-chips (radio frequentie, complementary metal oxide semiconductor) met gemengde signalen. Dergelijke halfgeleiders opereren op hoge frequenties en zijn veel in gebruik voor netwerkapparatuur, draadloze netwerken, Bluetooth, opzetkastjes voor kabel-tv, draadloze telefoons, en glasvezel-opslagcontrollers (fibre channel).
 
Het project streeft naar een praktische én economisch haalbare verbetering van het productieproces, om zo te komen tot een prestatieverbetering. Het heeft nu een methode ontwikkeld waarbij een - relatief - dikke laag koper over de geleidesporen gegoten wordt om zo betere isolatie te verkrijgen. Hierdoor kan de elektriciteitsdoorvoer worden opgevoerd, zonder dat dit storing veroorzaakt bij de overige chipcomponenten.
 
Door de voortdurende verkleining van chips, is er minder geleidend materiaal aanwezig op die halfgeleiders. Het prestatieniveau van geleiders is proportioneel verbonden aan de hoeveelheid metaal die zij bevatten. De trend van chipverkleining dreigt, met name bij chips voor gemengde signalen, tegen deze prestatiegrens aan te lopen.
 
De nieuwe Delftse productiemethode wordt in detail onthuld op de International Electron Devices Meeting die van 8 tot 11 december plaatsvindt in San Francisco.

x

Om te kunnen beoordelen moet u ingelogd zijn:

Dit artikel delen:

Lees verder


Reacties

Het valt me op dat een geleider als koper voor isolatie gebruikt wordt en dat er vervolgens beter electriciteit door de isolator vordt doorgevoord.
Zal het toch niet zo zijn?

Het project streeft naar een praktische én economisch haalbare verbetering van het productieproces, om zo te komen tot een
prestatieverbetering. Het heeft nu een methode ontwikkeld waarbij een - relatief - dikke laag koper over de geleidesporen gegoten wordt om zo
betere Geleiding te verkrijgen. Hierdoor kan de elektriciteitsdoorvoer worden opgevoerd, zonder dat dit storing veroorzaakt bij de overige
chipcomponenten.

Een dikke laag koper aanbrengen leidt tot een betere isolatie. Da's vreemd, ik dacht dat koper een hele goede geleider was.
Zou het niet zo zijn dat je juist een betere geleiding krijgt dankzij het koper?
En dan is er nog de vraag: waar wordt het koper aangebracht? Op de gate van de transistor (de 'M' van CMOS)? Of worden de transistoren onderling met koper verbonden ('interconnect')?

Stuur dit artikel door

Uw naam ontbreekt
Uw e-mailadres ontbreekt
De naam van de ontvanger ontbreekt
Het e-mailadres van de ontvanger ontbreekt

×
×
article 2002-10-08T00:00:00.000Z Jasper Bakker
Wilt u dagelijks op de hoogte worden gehouden van het laatste ict-nieuws, achtergronden en opinie?
Abonneer uzelf op onze gratis nieuwsbrief.