AMD en IBM hebben bekendgemaakt dat ze een nieuwe strained silicon proces hebben ontwikkeld die betere prestaties levert bij hetzelfde vermogen. De technologie zal medio 2005 in productie worden genomen.
De nieuwe 'Dual stress liner'-technologie verhoogt de snelheid van de transistor met ongeveer 24 procent tegen hetzelfde energieverbruik. Strained silicon gaat gebruikt worden in AMD’s eerste dual-core Opterons en in de nieuwe revisie van IBM’s Power- chips, allebei beschikbaar in de eerste helft van 2005.
De strained silicon technologie is ontworpen om een lagere elektrische weerstand te bieden aan een lading wanneer die door de poorten van een transistor gaat. Strained silicon is opgerekte silicium met als doel de weerstand van het silicium kleiner te maken waardoor de elektronen sneller kunnen bewegen. Onder normale omstandigheden zorgt deze lagere weerstand voor een 'lekkende' transistor die elke keer een klein beetje kracht verliest. Hierdoor loopt bijvoorbeeld een notebook-batterij leeg in standby-modus.
Volgens beide bedrijven verbetert het nieuwe strained silicon proces de prestaties van beide types semiconductor transistoren (n-channel en p-channel transistoren ) in halfgeleiders door silicium atomen uit te strekken in de ene transistor en deze weer samen te drukken in de andere.
De 'Dual stress liner'-technologie kan geïntegreerd worden zonder de noodzaak van special processen of materialen tijdens de fabricage. Dit in tegenstelling tot de sillicium-germanium laag die Intel gebruikt voor hun SOI-technologie.
Nadere details over de AMD-IBM Dual Stress Liner technologie zullen deze week op de 2004 IEEE International Electron Devices Meeting in San Francisco worden vrijgegeven.
