Intel kwam op zijn ontwikkelaarsbijeenkomst IDF met meer details over de zware Xeon- en 64-bit Itanium-processoren alsook de toenadering van die twee lijnen. In 2006 moeten Xeons en Itaniums compatibel zijn met veel systeemcomponenten van elkaar.
Begin komend jaar lanceert Intel eerst een verbeterde uitvoering (codenaam Irwindale) van de huidige Nocona-uitvoering van zijn Xeon-processor. Irwindale is bestemd voor dualprocessor servers en heeft twee keer zo veel cachegeheugen (2 MB) als de huidige Nocona.
Tijdpad
In de eerste helft van 2005 verschijnt er een nieuwe Xeon (codenaam Cranford) voor zware servers; machines met vier of meer processoren. Rond die tijd verschijnt ook de eerder aangekondigde Potomac die echter meer cache-geheugen heeft. Cranford is dus voor (relatief) goedkopere servers. Daarna volgt een uitvoering met dubbele processorkern (codenaam Tulsa), die in 2005 of 2006 moet verschijnen. Dit is de eerste dualcore-Xeon voor multiprocessor machines. Cranford, Potomac en Tulsa zullen ook alledrie Intels semi-64-bit technologie (EM64T) bevatten.
Tegen 2006 wil Intel ook een geheel nieuw ontworpen Xeon-chipset (codenaam Blackford) onthullen. Blackford is voor dualprocessor servers en krijgt een geheugenbus met een kloksnelheid van 1066 MHz. AMD’s processoren communiceren momenteel sneller met het systeemgeheugen en weten die voorsprong ook in multiprocessor-configuraties te behouden. Dit dankt AMD aan het gebruik van de communicatie-ruggengraat Hypertransport. Intel werkt aan meer verbeteringen op dit vlak, waaronder volledig gebufferd geheugen en ondersteuning voor het snellere ddr2 sdram.
Brug slaan
De volgende generatie Xeon (codenaam Whitefield) komt eind 2006 of 2007 op de markt. Deze processor vormt een brug tussen Intels zware processorlijnen. Whitefield gebruikt de Common Platform Architecture (CPA), die de producent begin dit jaar aankondigde op IDF Spring. Xeon- en Itanium-processoren kunnen dankzij CPA dezelfde systeemcomponenten gebruiken. Dit zijn onder meer de processorvoet (socket), de elektrische aansluiting, de geheugeninterface en chipsets. De eerste chipset die werkt met beide processoren komt naar verluidt in 2007.
Algemeen directeur Abhi Talwalkar van Intels divisie voor serverprocessoren en -chipsets verstrekte ook meer details over de toekomst van de Itanium. Na de aanstaande Itanium 2-uitvoering met 9 MB cachegeheugen, verschijnt de reeds aangekondigde Montecito. De topman demonstreerde een vierweg server met deze dualkern-chip die ook is voorzien van Hyperthreading. Hierdoor kwam het aantal verwerkingseenheden uit op zestien stuks (acht kernen met elk twee threads-eenheden).
Na de 9 MB-uitvoering en Montecito Daarna staan de verbeterde Montecito-uitvoering Montvale en Tukwila op stapel. Van al deze chips komen er ook lichtere uitvoeringen voor servers met slechts twee processoren. De codenamen voor deze uitvoeringen zijn respectievelijk: Fanwood, Millington, DP Montvale en Dimona. Talwalkar kondigt ook uitvoeringen aan met een laag voltage.< BR>
