Om de betrouwbaarheid van chips te voorspellen en te berekenen heeft ir M.M. Lunenborg een simulatiemodel ontwikkeld. Daarop promoveerde hij onlangs bij professor Verweij aan de Universiteit Twente.
De steeds verdergaande miniaturisering van chips heeft nadelige gevolgen voor de betrouwbaarheid. In de transistoren treden immers intern zulke sterke elektrische velden op, dat daardoor energierijke, ‘hete’ ladingdragers ontstaan. Deze kunnen schade aanrichten, waardoor het gedrag van de transistor blijvend slechter wordt. Om de betrouwbaarheid van chips te voorspellen zijn computersimulaties beschikbaar. De empirische modellen waarop deze simulaties zijn gebaseerd, hebben volgens Lunenborg echter een beperkte geldigheid, aangezien zij een adequate beschrijving van de schade en de gevolgen ervan ontberen.
Voor zijn promotie-onderzoek heeft Lunenborg daarom met metingen de echte oorzaken van de schade onderzocht en verklaard. Ook ontwikkelde hij een theoretisch model dat met slechts een klein aantal parameters toch de verandering in transistorgedrag kan voorspellen. Door simulaties met dit model kan de IC-ontwerper de betrouwbaarheid berekenen. Niet alleen van een enkele transistor, maar ook van een compleet circuit. Het proefschrift van Lunenborg is getiteld ‘Mosfet Hot-Carrier Degradation: Failure Mechanisms and Models for Reliability Circuit Simulation’.
