Een chip moet altijd werken, zowel in een airconditioned kantoor als onder een gloeiend hete zon. Erik van Geest van Philips Electronics te Eindhoven, beschrijft in zijn proefschrift ‘Simulation and Optimisation of circuit-level reliability for long-term failure mechanisms’ hoe door middel van computersimulatie al in de ontwerpfase de bedrijfszekerheid van een chip kan worden ingeschat en vervolgens kan worden verbeterd.
De kreet 6 Sigma moet voor vele IC-fabrikanten inmiddels een gevleugeld buzz-woord zijn. 6 Sigma is een statistisch begrip en geeft het kwaliteitsniveau aan waarmee een fabrikant werkt. Voor een IC-fabrikant betekent 6 Sigma dat van elke 1 miljoen geproduceerde chips er slechts 3.5 niet goed mogen functioneren. Een dergelijk eindresultaat kan alleen worden bereikt als alle productiestappen van ontwerp tot feitelijke productie optimaal zijn.
Een groot probleem in de ontwerpfase is tot nu toe dat er aan het einde van deze fase weliswaar een volledig ontwerp op de tekentafel ligt, maar daarmee nog geen concreet product waaraan bedrijfszekerheids- en andere metingen kunnen worden verricht. Men is inmiddels wel zo ver dat door middel van computersimulaties op CAD-systemen het functioneel gedrag van IC’s goed kan worden voorspeld.
De fabrikanten willen echter een stap verder: ze willen ook de bedrijfszekerheid van een IC of liever van een groot aantal IC’s op een printed circuit board kunnen voorspellen. Als uit die voorspellingen blijkt dat er teveel chips niet deugen, dan kan het ontwerp van de chips en/of de boards worden aangepast. Zo kan uiteindelijk 6 Sigma worden geproduceerd.
Faalmechanisme
Aan het falen van een chip kunnen vele oorzaken ten grondslag liggen. Een bekend faalmechanisme heet ‘elektromigratie’. Dit verschijnsel treedt op als er teveel stroom door een IC gaat. Metaalionen kunnen dan dusdanig met elkaar in botsing komen dat de verbinding wordt verbroken.
Andere faalmechanismen zijn statische elektriciteit (ESD) en ‘hot carrriers’. Als dit laatste verschijnsel optreedt, dan gaan ionen in de isolatielaag zitten en verstoren zo de werking van de transistor. Daarnaast zijn er nog de meer ‘normale’ faalmechanismen als overspanning, teveel stroom en dergelijke.
Een computer die de bedrijfszekerheid wil simuleren, moet al deze faalmechanismen kennen. Daarvoor is nodig dat alle faalmechanismen worden omgezet in wiskundige modellen. Erik van Geest heeft in zijn proefschrift een raamwerk voor deze modellen ontwikkeld en het verschijnsel elektromigratie in detail uitgewerkt. De waarde van het proefschrift is dat er nu een raamwerk ligt dat het mogelijk maakt in de toekomst de bedrijfszekerheid van chips overal ter wereld op een universele, gelijkluidende manier te testen.
Uitdaging
Zijn daarmee alle problemen rondom de bedrijfszekerheid opgelost? Neen. Van Geest heeft weliswaar voor elektromigratie een algoritme ontwikkeld, maar alle andere algoritmen voor genoemde faalmechanismen liggen nog op uitwerking te wachten. Voor deze vertaalslag is niet zozeer verdergaand wetenschappelijk onderzoek nodig, maar meer de inzet van wiskundig geschoolden.
Het ontwikkelen van deze algoritmen is evenwel een tijdvretertje en niet echt eenvoudig. IC-fabrikanten die met behulp van dit raamwerk alle faalmechanismen bij alle componenten op een printed circuit board willen gaan simuleren, moeten rekening houden met een investering die al snel in de richting zal gaan van ongeveer twintig miljoen gulden. Dit bedrag is inclusief de werkzaamheden die verricht moeten worden om de algoritmen om te zetten in een werkend computerprogramma.
Wie de uitdaging aandurft, zal beloond worden met een 6 Sigma productieniveau. Aan afnemers zal gegarandeerd kunnen worden dat de ‘mean time to failure’ ofwel de verwachte tijd dat een product of apparaat operationeel blijft voordat een storing zal optreden, aanmerkelijk langer zal zijn dan voorheen.
Het raamwerk inclusief het uitgewerkte algoritme voor het lange termijn faalmechanisme elektromigratie zijn inmiddels getoetst in een aantal proefprojecten bij Philips. In deze toets is gebleken dat de nieuwe algoritmen, modellen en werkmethode significante voordelen bieden ten opzichte van de bestaande modellen en werkmethoden, die niet verder gaan dan het simuleren van de functionaliteiten in chips.
De volledigheid gebied op te merken dat voor het simuleren van de bedrijfszekerheid niet ten principale gebruik behoeft te worden gemaakt van een computer en bijbehorende computerprogramma’s. Recentelijk is voor de computersimulatie een alternatief aan de horizon verschenen dat luistert naar de naam VHDL.
Op het ogenblik is het gebruikelijk om in de ontwerpfase CAD-systemen de beschrijving van digitale hardware automatisch om te laten zetten in schema’s. Deze schema’s worden echter nog niet getoetst op bedrijfszekerheid. Met behulp van het raamwerk van Van Geest is deze stap een stuk dichterbij gekomen. De bedrijfszekerheid kan in de digitale hardware schema’s worden ‘ingebouwd’ door in dit proces een compiler op te nemen die is gevoed met alle algoritmen van alle bovengenoemde faalmechanismen.
Deze compiler moet controleren of de geproduceerde schema’s rekening houden met faalmechanismen. Zo niet, dan kan het ontwerp terug naar de tekentafel. Ook op deze manier is uiteindelijk een 6 Sigma productieniveau te realiseren. Of de vraag of computersimulatie het zal gaan winnen van compilers, kan het antwoord luiden dat volgens kenners VHDL een goede kans van slagen maakt.
